整块芯片上的器件性能并不均匀
制造一块大型超导处理器，并不会得到完全一致的量子比特。论文把这种不均匀性当作设计约束而非意外：可用的架构必须容忍一定数量的缺陷或表现不佳的器件，否则制造成品率会低到不可接受，或者码的性能会在大型芯片上崩溃。规模扩大还会增加量子比特泄漏出计算子空间的位置，作者称这类错误会显著恶化性能。
演示使用了整块156量子比特器件，名为 ibm boston，其耦合器构成重六边形晶格。在这一固定连通性上，作者运行动态罗盘码：这是一种稳定子码，其校验按重新设计的时序测量，从而可以把表现不佳的器件排除在综合征提取电路之外。存储实验中明确排除的两个对象是量子比特46和85。
降低逻辑错误的三个手段
第一个手段是解码器的噪声模型。解码器根据综合征推测发生了哪些物理错误，其准确性取决于给定的先验概率。作者比较了两类模型：一类基线由IBM报告的校准快照构建，保留每个量子比特和每个耦合器的错误率而不在整块器件上取平均；另一类是ACES模型，额外加入逐层重建的噪声信息。部分解码还使用了第三个刻意简化的全局模型，因为它在不同数据采集日期下表现相当。
第二个手段是缺陷排除：在去掉量子比特46和85后重新运行综合征提取电路。第三个是泄漏后选择：若IQ数据表明某个被测量子比特有较高泄漏概率，就丢弃该次采样；存储分析使用阈值 p = 0.9，稳定性分析使用 p = 0.7。这些是对分析数据的过滤，而非硬件修复，因此收益伴随被接受采样数的损失，论文在报告错误率的同时也报告了这一代价。
存储收益以丢弃采样为代价
在存储实验中，逻辑量子比特被制备成多种稳定子态，经过若干轮综合征提取保持空闲，然后被测量。这隔离出码保护已存量子信息的能力。把噪声感知解码、排除最差量子比特与耦合器、泄漏后选择结合起来，使逻辑错误概率相对比较基线最多改善35%。
需要把握的是，35%是错误概率的相对改善，并不意味着错误降到了物理水平的35%，也不意味着码越过了阈值。论文还报告了每种配置下每轮中止采样的比例，因此这一改善绑定于特定的过滤预算，并非免费获得。同一数据集中的码块尺寸比较显示，7×7码块并未自动优于更小的码块，而去除缺陷改善了7×7的结果，这正是作者把缺陷称为码可有效达到的距离瓶颈的原因。
稳定性收益取决于噪声模型
稳定性实验把同样的策略用于基于测量的逻辑，其问题是重复的综合征提取能否让逻辑可观测量在多轮中保持稳定。这里的性能改善最多达到56%。稳定性分析还使用了软测量信息，即解码器获得由IQ数据导出的逐次采样经典测量错误概率，而不是单个硬比特。
这一收益有一个值得指出的条件。作者报告，当使用ACES噪声信息时，软信息带来的好处消失。他们指出这可能具有实用价值，因为采集ACES数据在器件时间和经典处理时间上代价高昂，但也表示这一发现在哪些情形下成立仍有待确定。因此56%应理解为特定解码器、噪声模型与过滤组合的结果，而不是软信息本身的属性。
晶格手术保真度取决于过滤
容错逻辑通过晶格手术检验：两个逻辑码块沿接缝合并，跨接缝的稳定子被测量五轮，然后码块再次分开。作者用这一过程把逻辑信息从源码块传送到目标码块，源码块制备在四个基态之一，当解码后的目标可观测量与最初制备的源态一致时，该次采样计为成功。
核心保真度数字是一组过滤阶梯，而非单次测量。使用预选择过滤时，贝尔保真度超过77%。再加入使用排他解码的逻辑间隙后选择，保真度升至97%以上。逻辑间隙是解码器给出的置信度度量：校正被判定不可靠的采样会被丢弃。论文自己的过滤比较显示，预选择的大部分收益来自要求码空间干净制备、没有被违反的探测器，而不是仅靠泄漏预选择。随着间隙阈值收紧，被接受采样的产率下降，因此97%描述的是一个经过重度过滤的子集。
更好的解码无法挽救劣质器件
作者自己的解读是：良好的噪声表征、准确的解码和测量软信息能在一定程度上改善性能，但最终不足以克服缺陷的影响。他们的实际结论是，未来器件需要更好的器件均匀性以避免过度排除缺陷，并需要主动去除泄漏，例如快速多能级重置，而不是依赖后选择。他们还指出，没有测试比BeliefMatching更准确的解码器，神经网络解码器或最可能错误解码器仍是应对表现不佳器件的可选方向。
第二个结构性观点涉及连通性。作者认为，若设计让量子比特之间具有更多连通性，就可能获得在距离和保真度上代价更小的缺陷排除策略，因为更强的连通性提高了对缺陷的容忍度。这是关于未来芯片的设计论点，不是本文测得的结果。
不同决策对应哪个数字
论文结果按读者想判断的问题分流。如果问题是带有不完美器件的整块重六边形芯片究竟能否承载纠错存储，相关证据是：结合噪声感知解码、排除量子比特46和85、以及0.9阈值的泄漏后选择，逻辑错误概率相对降低最多35%。如果问题是基于测量的逻辑是否同样受益，则适用最多56%的稳定性改善，但前提是软信息收益在ACES噪声下会消失。
如果问题是容错逻辑是否可实现，晶格手术阶梯就是决定性比较：预选择下贝尔保真度超过77%，加入逻辑间隙后选择后超过97%，代价是被接受采样的产率。作者从这些分流中给出的优先级很清楚：过滤与解码能在当今不均匀硬件上换来可观的性能，但真正的约束是器件质量与泄漏，因此他们把均匀性和主动泄漏去除置于未来器件进一步提升解码器复杂度之前。
本文引用的文献
Error-Corrected Memory and Logic on a Heavy-Hex Superconducting-Qubit Processor
在一块重六边形处理器的全部156个量子比特上运行动态罗盘码时，噪声感知解码、排除表现不佳的量子比特与耦合器、以及泄漏后选择，使存储实验的逻辑错误概率最多改善35%，稳定性实验最多改善56%；晶格手术在预选择下贝尔保真度超过77%，加入逻辑间隙后选择后超过97%。